时序逻辑电路设计(共7页).docx

会员专享推荐 · 你可能也用得上更多

开通会员，畅读全站文档

本篇文档已为你保留

本篇文档价值 ~~¥35.00~~会员免费解锁

全文不限次阅读，剩余内容即刻解锁
高速下载通道，免排队、无等待
专属客服 1 对 1 答疑，优先响应
每日赠送下载券，本篇文档免费送

有 86 篇商业计划书正在上传

下载原文档

时序逻辑电路的设计一、实验目的1.熟悉集成计数器的逻辑功能和各控制端的作用。2.掌握计数器的使用方法。3.掌握任意进制计数器的设计方法。4.了解8421BCD和5421BCD的编码规则。二、实验器材集成计数器74LS90、四2输入与非门74LS00、双4输入与非门74LS20、四异或门74LS86、六非门74LS04、显示译码器7447/7448、七段数码管三、实验任务及要求1.设计要求（1）用1片74LS90和1片与非门设计一个5进制计数器。（2）用2片74LS90和1片与非门设计一个四十以内（十以上）的任意进制计数器。2.实验内容（1）测试所用芯片74LS90的逻辑功能（置0、置9、8421BCD计数输出功能）。（2）组装所设计的时序逻辑电路，并验证其功能是否正确。提示：计数器的状态输出端分别接在实验箱上的显示译码器的输入端，用七段数码管显示计数状态值。CP接实验箱上的可调连续脉冲。四、实验原理1.74LS90的逻辑功能74LS90是二－五－十进制异步计数器。（1）R9(1)=R9(2)=“1”，Q3Q2Q1Q0=1001，置9；（2）R0(1)=R0(2)=“1”，R9(1)‖R9(2)=“0”，Q3Q2Q1Q0=0000,置0；（3）计数脉冲由CP0端输入，输出由Q0端引出，即得二进制计数器；（4）计数脉冲由CP1端输入，输出由Q3,Q2,Q1端引出，即得五进制计数器；（5）将Q0和CP1相连，计数脉冲由CP0端输入，输出由Q3,Q2,Q1,Q0端引出，即得8421BCD码十进制计数器；2.时序逻辑电路的基本设计方法Step 1：明确设计电路功能，作出基于功能涉及到的所有编码排序的状态转换图；Step 2：判断电路是否有输入或输出变量，并根据状态转换图画出状态转换表；Step 3：根据状态转换表，分离出各触发器输出量Q0~Qm（m=1、2、3…）、输出变量Y的卡诺图并化简，得到各个触发器的状态方程；Step 4：选用恰当的触发器（一般选用JK触发器），通过将每个触发器的输出量Qi变形并与所选触发器的特征方程比对，得到各触发器的控制函数；Step 5：画电路图。根据选用的各个触发器的控制函数及输出函数，借助逻辑门电路连接电路图；Step 6：根据状态转换图，判断所设计的电路能否自启动。五、实验电路（1）设计一个5进制计数器利用74LS90自带的5进制计数器，即可设计一个5进制计数器（2）设计一个四十以内（十以上）的任意进制计数器。这是一个25（5*5）进制计数器使用两片74LS90，两片都实现五进制，再将两片进行级联即可，设计一个25进制计数器六、总结调试过程所遇到的问题及解决方法问题（1）74LS90的五进制输出8,9端无法跳变，只有11端能正常跳变解决方法经老师提醒，我更换了新的芯片，把芯片安装在不同的位置，均出现上述结果，最后更换了已完成实验的同学所使用的实验箱，才有正常的五进制输出问题（2）连接25进制计数器时，发现显示进位的数码管无法显示解决方法我使用实验箱上的高低电平测试端，测试发现芯片的VCC输入端没有信号，因此可以确定导线断路，更换导线后数码管能正常显示问题（3）我在测试高低电平以及帮助其他同学时，发现导线之间接触不良现象频繁发生解决方法实验室当中的仪器使用时间过长，学生应当设计一个较为简单的电路，以便减少仪器问题和方便检测电路故障七、思考题1.还可采用哪些中规模数字逻辑器件实现实验要求的任意进制计数器？画出逻辑电路图并说明原理。任意进制计数器设计方案一：采用反馈置数法来设计任意进制计数器此方法适用于某些具有预置数的计数器，它是采用预置数控制端LOAD来实现。对于74LS160属于同步式预置数的计数器来说，当LOAD出现有效电平低电平后待下一个时钟脉冲信号到来后计数器输出端的状态Q3Q2Q1Q0=D3D2D1D0.使其跳过某些状态来设计任意进制计数器。下面就以74LS160为例，用并行置数法设计23进制计数器，其中预置数端D3D2D1D0可以置零，也可以置十以内的任意四位二进制数。那么此电路在其置数时十位和个位的D3D2D1D0置入（）8421BCD码=（66）10，而反馈代码十位和个位为（）8421BCD码=（88）10，相当于十进制数的88.由此分析可得到计数器的模为（88-66）+1=23，故计数器为23进制计数器，其设计电路图如图5所示。由此可以得到置数法的设计要点为：反馈代码转换成的十进制数-预置数端的代码转换成的十进制数+1=所设计的计数器的模。任意进制计数器设计方案二：任意进制计数器M小于N的情况假定已有的是N进制计数器，需要得到的是M进制计数器。这时就有M小于N和M大于N两种情况。例题为用74LS192设计一个八进制计数器：在N进制的计数器的计数顺序中，使计数器的计数状态跳过N-M的状态，就可以得到M进制计数器，如例，74LS192是一个十进制计数器，如想得到八进制计数器，输出状态QAQBQCQD需要从0000―1110状态，跳过0001及1001这两个状态。实现跳跃的方法有置零法和置数法这两个方法。置零法的方式为在输入第M个计数脉冲CP后，利用计数器当前的输出状态SM进行译码产生清零信号加到清零端上，使计数器清零，即实现了M进制计数器。在计数器的有效循环中不包括状态SM，所以状态SM只在极短的时间内出现称为过渡状态。对于本例题来说，在输入第八个时钟脉冲后，当前的输出状态QAQBQCQD为0001，通过计数器输出端QD的高电平信号给CLR清零端，将计数器置零，回到0000状态。根据以上原理设计出的逻辑图如下图所示。任意进制计数器设计方案三：任意进制计数器M大于N的情况例题为用74LS192设计一个24进制的计数器。设计任意进制计数器M大于N的情况时必须要使用两个以上的N进制集成电路进行组合来完成M进制计数器的设计，各个集成电路之间的连接方式可分为串行进位，并行进位，整体置零，整体置数等几种方法。整体置零法就是将两片N进制计数器级联成大于M进制的计数器，然后在计数器输出到达M状态时，通过输出状态译码出清零信号同时送达两个计数器的清零端，使两个计数器同时清零，从而实现M进制，此方法类似于M小于N的置零法原理。对于74LS192来说，就是在两片集成计数器输出端QAQBQCQD到达0010（第一片低位）0100（第二片高位）状态时，译出清零信号同时送到两个计数器的清零端。根据以上设计原理设计出下面的逻辑电路图。整体置数法的工作原理等同于M小于N的置数法原理，首先就是将两片N进制计数器联成大于M进制的计数器，然后选定所设计的M进制状态，译码出置数端的有效工作信号，使N进制计数器置入置数输入端规定的信号，跳过剩余的不用的状态，从而实现M进制。用整体置数法使两片74LS192完成24进制的设计方法可以参考M小于N的置数法以及以上的设计例题。2.给出用74LS161实现20进制（输出能用七段数码管显示00~19）计数器的电路图。U1为低位片（十进制计数器），U5为高位片（二进制计数器）。U1有从“0000”到“1001”十个状态，下一个状态“1010”通过与非门U2使CLR为低电平，此时U1清零。通过两片74LS161同步式连接，使得U5中的ENT、ENP为高电平，在下一个脉冲到来时，开始计数。U5有从“0000”到“0001”两个状态，下一个状态“0010”通过与非门U6，使得U5的CLR为低电平，U5清零。U1每10个状态，U5有1个状态。所以数码管从00开始计数，显示19后，又从00重新开始。仿真结果显示：由于高位片是异步置零，数码管会先显示20，再显示00。仿真结果：由于使用同步置零方法，数码管没有显示20下面是最终的20进制（输出能用七段数码管显示00~19）计数器的电路图。